Le 8 novembre 2016

Cadence intègre XJTAG DFT Assistant dans OrCAD Capture

La nouvelle interface logicielle permet de détecter et réparer les erreurs sur les circuits imprimés de façon précoce

Domaines  

San Jose, Californie, le 8 novembre 2016

Cadence Design Systems, leader mondial de l’innovation en conception électronique, annonce que sa solution Capture OrCAD intègre à présent l’outil XJTAG DFT Assistant, une interface simple d’emploi qui augmente de façon significative les possibilités de conception en vue du test (Design for Test — DFT) et du débogage de son outil de capture schématique et de conception de circuits imprimés.

Cadence intègre XJTAG DFT Assistant dans OrCAD Capture
XJTAG Access Viewer

Développée par XJTAG, fournisseur d’outils logiciels et matériels « boundary-scan », l’interface XJTAG DFT Assistant permet de détecter et de corriger les erreurs JTAG sur les cartes électroniques au stade de la conception, c’est-à-dire avant l’entrée en production. Cette intervention effectuée en amont évite de procéder à des coûteuses reprises, ainsi que de retarder les projets en cours. Pour de plus amples informations, visitez le site www.orcad.com/xjtag-orcad.

La solution XJTAG DFT Assistant se compose de deux éléments-clés : XJTAG Chain Checker et XJTAG Access Viewer.

  • XJTAG Chain Checker identifie les erreurs courantes dans une chaîne d’analyse JTAG, tels que les ports d’accès de test (TAP) mal raccordés et connectés, et en informe le développeur. Dans le cas contraire, la moindre erreur de branchement empêchera le bon fonctionnement de l’intégralité de la chaîne d’analyse.
  • Pour sa part, l’outil XJTAG Access Viewer « superpose » le périmètre de test « bounday scan » sur le schéma, ce qui permet à l’utilisateur de savoir instantanément quels composants sont accessibles à l’aide de l’outil « boundary scan » et où la couverture de tests peut être étendue. Les ingénieurs peuvent mettre en évidence les interconnexions séparément en vue d’afficher sur le schéma les accès en lecture, écriture, les alimentations, ainsi que les interconnexions sans accès JTAG.

« En amont de la phase de conception, nous devons déterminer comment maximiser la couverture des tests en utilisant le minimum de points de test. C’est pourquoi il est capital de savoir quels accès JTAG sont disponibles au stade de la représentation schématique », a déclaré Urs Allemann, directeur des services de conception de la société ed electronic design AG. « L’outil XJTAG DFT Assistant pour OrCAD Capture nous permet de visualiser facilement la couverture des tests au fur et à mesure de l’évolution du projet. Nous sommes ainsi en mesure d’optimiser nos tests avant de lancer la production des cartes électroniques. »

Lorsque le premier prototype est en cours de fabrication, XJTAG DFT Assistant permet aux ingénieurs d’exporter un projet XJTAG préliminaire entre OrCAD Capture et le logiciel de développement XJTAG où d’autres tests peuvent être réalisés. Le matériel peut ensuite être testé dès sa disponibilité.

Le logiciel XJTAG DFT Assistant est à présent intégré sans surcoût à OrCAD Capture 17.2-2016 QIR 2. Les utilisateurs de la version 17.2 ou supérieure peuvent télécharger le logiciel à l’adresse www.xjtag.com/orcad.


Plus sur Cadence : www.cadence.com

Partager le communiqué

Tweeter Facebook Google + Envoyer par e-mail

Abonnez-vous

Recevez deux fois par mois la synthèse de l'actualité CAO et PLM et gagnez peut-être une imprimante 3D ou une souris 3D (un tirage au sort chaque mois)