Le 21 Janvier 2016

Avec son portefeuille Sigrity 2016, Cadence réduit les délais de création de produits

Une méthodologie de conception et d'analyse de PCB adaptée aux interfaces multi-gigabits

Domaines

SAN JOSE, Californie, le 20 janvier 2016

Cadence Design Systems, leader mondial de l’innovation en conception électronique, annonce la disponibilité du portefeuille de technologie Sigrity 2016. Ces nouvelles solutions permettent de réduire les délais de création de produits grâce à une méthodologie avancée de conception et d’analyse de circuits imprimés (PCB) qui convient idéalement aux interfaces multi-gigabits.

Avec son portefeuille Sigrity 2016, Cadence réduit les délais de création de produits

Afin d’accélérer la qualification d’un design physique selon les tests de conformité définis par l’USB Implementers Forum (USB-IF), le portefeuille de technologie Cadence Sigrity inclut la prise en charge automatique de la création de modèles IBIS-AMI, l’extraction rapide et précise de modèles de canaux utilisant plusieurs solveurs de champ, et un rapport automatisé d’analyse de l’intégrité du signal (SI) suivant la consommation (power-aware) pour valider un canal USB 3.1 virtuel. Ensemble, ces technologies permettent de réduire le processus de conception de plusieurs semaines.

Jusqu’à présent, la création de modèles IBIS-AMI s’effectuait manuellement. Le portefeuille de technologies Sigrity 2016 exploite désormais les algorithmes d’égalisation validés utilisés par l’équipe IP SerDes PHY de Cadence, et fournit une méthodologie automatisée pour combiner, paramétrer et compiler les algorithmes au sein d’un modèle exécutable, une technique qui augmente le nombre d’ingénieurs capables de développer efficacement des modèles d’E/S pour sérialiseurs/désérialiseurs (SerDes).

La nouvelle technologie « Cut & Stich » (« couper et mailler») permet de créer des modèles de canaux exacts dix fois plus rapidement en panachant les solveurs de champs « pleine onde » hybrides et 3D. Moyennant une intervention manuelle minime, le canal de liaison série peut être divisé en plusieurs sections qui sont résolues et automatiquement remaillées dans un modèle d’interconnexion unique. La technique d’extraction rapide de modèles permet aux ingénieurs de trouver le meilleur compromis entre différentes stratégies de routage du signal et de transition de couches tout en répondant aux délais de mise sur le marché.

D’autres fonctionnalités ont été améliorées dans la version 2016 du portefeuille de technologie Sigrity :

  • Nouveau solveur de champ quasi-statique en 3D intégré à la technologie de solveur « pleine onde » 3D et hybride utilisée pour analyser les circuits imprimés et le boitier des circuits intégrés ;
  • Outil d’évaluation des performances électriques directement intégré à l’environnement de layout de la solution IC Package Designer ;
  • Actualisation du placement optimisé des condensateurs de découplage pour le layout de circuits imprimés avec Allegro® PCB Layout;
  • Amélioration de la méthode d’analyse de l’intégrité des alimentations (Power Integrity) pour les concepteurs de circuits imprimés.

Plus sur Cadence : www.cadence.com

Partager le communiqué

Tweeter Facebook Envoyer par e-mail

Recommandé

Abonnez-vous

Recevez deux fois par mois la synthèse de l'actualité CAO et PLM et gagnez peut-être une imprimante 3D ou une souris 3D (un tirage au sort chaque mois)