Le 29 Mai 2017

Cadence annonce la certification de ses outils avec les technologies Samsung

Une compatibilité avec les technologies de fabrication Samsung 7LPP, 8LPP et 28FDS

Domaines

San Jose, Californie, mai 2017

Cadence Design Systems, leader mondial de l’innovation en conception électronique, annonce que ses outils de conception numérique, de conception custom/analogique et de validation sont compatibles avec les futures technologies de fabrication 7LPP et 8LPP de Samsung Electronics. Les filières 7LPP et 8LPP permettront d’optimiser les valeurs de puissance, performances et surface (PPA) avec des avantages d’évolutivité supplémentaires par rapport aux nœuds FinFET avancés de précédentes générations. Les clients peuvent ainsi commencer à travailler sur des conceptions de circuits utilisant ces technologies de nouvelle génération.

Cadence annonce la certicification de ses outils avec les technologies Samsung
(Cliquez sur l'image pour l'agrandir)

Les outils de conception numérique, de conception custom/analogique et de validation de Cadence répondent aux exigences de Samsung, ce qui permettra aux clients de sa fonderie de créer des circuits de grande complexité requérant une technologie avancée pour le marché des communications mobiles et d’autres secteurs industriels, en utilisant les technologies 7LPP et 8LPP de Samsung.

Cadence annonce également la certification de ses outils de conception numérique, de conception custom/analogique et de validation pour la technologie de fabrication Samsung 28FDS.

Le flots complet de ses outils de conception numérique, de conception custom/analogique et de validation a été certifié pour le kit de conception (Process Design Kit — PDK) et la bibliothèque (foundation library) associés à la technologie FD-SOI (substrat de silicium sur isolant totalement déplété) en géométrie de 28 nm de Samsung Electronics. Le flot de référence FDS Cadence en 28 nm a été certifié par Samsung à l’aide d’un circuit quadri-cœurs, le processeur ARM Cortex-A53 incluant la polarisation sur substrat directe (FBB) avec contrôleur de polarisation, système de contrôle d’énergie externe (power gating), conformité UPF2.1, optimisation multi-bits, fonctions de SCAN, PMBIST (autotest in situ de mémoires, programmable) et ATPG (génération automatique de vecteurs de test), et conception avec prise en charge de l’intégrité du signal et de l’électro migration (SI/EM-aware).


Plus sur Cadence : www.cadence.com

Partager le communiqué

Tweeter Facebook Envoyer par e-mail

Recommandé

Abonnez-vous

Recevez deux fois par mois la synthèse de l'actualité CAO et PLM et gagnez peut-être une imprimante 3D ou une souris 3D (un tirage au sort chaque mois)