Tout sur un produit

Nous avons trouvé un communiqué sur ce produit

Le 17 juillet 2014

Cadence annonce Protium, sa plateforme de prototypage rapide

L'éditeur améliore également la vérification basse consommation dans sa System Development Suite

Domaines
Archive 2014

San Jose, Californie, le 17 juillet 2014

Cadence Design Systems, leader mondial de l’innovation en conception électronique, annonce ce jour l’extension de sa System Development Suite avec, d’une part, l’incorporation de la nouvelle plateforme de prototypage rapide Cadence Protium en vue d’améliorer la productivité du développement de logiciels et, d’autre part, la prise en charge de la norme basse consommation IEEE 1801 au sein de la plateforme de vérification Cadence Palladium XP II. Ces améliorations apportées à la System Development Suite de Cadence permettent aux fabricants de systèmes et de semiconducteurs présents dans les domaines des technologies mobiles, de l’électronique grand public, des réseaux et du stockage de résoudre efficacement des problèmes de conception majeurs tels que la mise en opération précoce de logiciels ou la réduction de la consommation d’énergie.

Réalisée avec des circuits logiques programmables (FPGA) Virtex®-7 2000T de Xilinx®, la plateforme Protium incarne la deuxième génération des plateformes de prototypage FPGA proposées par Cadence pour le développement de logiciels. Elle améliore la productivité en réduisant jusqu’à 70 % les délais de mise en opération des prototypes par rapport aux solutions concurrentes, ce qui raccourcit le processus de plusieurs mois à quelques semaines. Conjuguant la compatibilité avec le flot Palladium, une augmentation de 4X de la capacité par rapport à la génération précédente, et le support de jusqu’à 100 millions de portes, la plateforme Protium permet la prise en charge du développement logiciel et le test de débit par un flot entièrement automatisé, ainsi que la possibilité d’optimiser les performances en fonction des utilisateurs. La plateforme Protium assure également la compilation automatisée des mémoires, la prise en charge de mémoires de masse externes et la conservation du nom RTL tout au long du flot. Ces fonctionnalités minimisent les étapes fastidieuses et les sources d’erreurs manuelles potentielles inhérentes à la mise en production des FPGA, et réduisent les délais de commercialisation.

Le processus d’analyse et de vérification basse consommation est un élément-clé des critères de validation des systèmes et des systèmes sur puce (SoC). Conscient de cet enjeu, Cadence a étendu la fonction d’analyse dynamique de la consommation (Dynamic Power Analysis) de la plateforme Palladium XP II au-delà du format CPF (Common Power Format), ajoutant la prise en charge du débogage et de la vérification conformément à la norme IEEE 1801. La System Development Suite de Cadence propose désormais un flot basse consommation intégré et homogène aux ingénieurs qui utilisent l’un ou l’autre des standards de consommation au travers des plateformes Incisive® (simulation et vérification formelle) et Palladium, avec un plan d’alimentation électrique et des métriques communs, ainsi qu’une fonction d’analyse de débogage intégrée.

Pour plus d’informations sur la plateforme de prototypage rapide Protium, la prise en charge de la basse consommation dans la plateforme Palladium XP II, et la System Development Suite de Cadence, cliquez sur ce lien.


Plus sur Cadence : www.cadence.com

Partager le communiqué

Tweeter Facebook Google + Envoyer par e-mail