Cadence et l’IMEC annoncent le premier « tape out » d’un circuit intégré de test en géométrie de 5 nm
07/10/2015
Cadence Innovus Implementation System optimise les valeurs de Puissance, Performances et Surface (PPA) des conceptions avancées (...)