Conception de circuits intégrés « custom » : Cadence étend sa plateforme Virtuoso
12/04/2018
Une conception système enrichie, une prise en charge des nœuds jusqu’à 5 nm et un layout piloté par simulation (...) 
Accueil →
Cadence et Arm annoncent une solution pour la vérification des SoCs
25/10/2017
Il s’agit de la première solution pour serveurs haute performance et basse consommation à base de processeurs Arm (...) 
Cadence décroche la 1ère certification complète TLC1 « Fit for Purpose »
12/10/2017
Cette certification est décernée par l’organisme d’homologation allemand TÜV SÜD (...) 
Design For Manufacturing : Cadence lance Allegro DesignTrue DFM
18/09/2017
Les concepteurs de circuits imprimés pourront identifier et corriger les erreurs immédiatement, bien avant la validation (sign-off) (...) 
Cadence annonce l’architecture de DSP Tensilica HiFi 3z
26/07/2017
Ces processeurs présentent une amélioration de plus de 1,3 fois des performances de traitement vocal et audio (...) 
La bibliothèque IP DesignStart d’Arm accessible aux utilisateurs de Cadence
21/06/2017
Les clients peuvent tester les outils dans le cadre d’une application d’auto-apprentissage (...) 
Cadence annonce Virtuoso System Design Platform pour la co-conception
08/06/2017
Les ingénieurs peuvent concevoir simultanément au niveau du circuit intégré, du boîtier et de la carte électronique (...) Ne manquez rien ! Recevez chaque mois les dernières actualités CAO, FAO, PLM et plus
Restez à la pointe de l'innovation ! Chaque mois, recevez gratuitement un condensé des dernières tendances en CAO, FAO, PLM, BIM, prototypage rapide, impression 3D, réalité virtuelle et composants industriels. Ne passez pas à côté des avancées qui transforment votre secteur !
Cadence annonce la certification de ses outils avec les technologies Samsung
29/05/2017
Une compatibilité avec les technologies de fabrication Samsung 7LPP, 8LPP et 28FDS (...) 
Signoff RTL : Cadence étend sa plateforme de vérification formelle JasperGold
18/05/2017
Une amélioration de la qualité et jusqu'à 4 semaines de réduction des délais de développement d'IP (...) 
Cadence annonce Pegasus Verification System
12/04/2017
Cette nouvelle solution multiplie par 10 la vitesse de vérification des règles de dessin (DRC) (...)